上周,數(shù)以百計的工程師齊聚舊金山。
在這個靠近硅谷灣區(qū)的明星城市,美國首次“電子復興計劃”峰會(ERI Summit)拉開帷幕。
峰會的組織者,是美國國防部高級研究計劃局DARPA。大會演講者,包括今年的圖靈獎得主、Google母公司Alphabet的董事會主席、前任斯坦福校長John Hennessy等多位高科技公司的掌門人和學界領袖。
在這場為期三天的大會上,討論的議題包括下一代人工智能的硬件,如何應對摩爾定律的終結,材料與集成等等。
但大會的詳細討論,在網(wǎng)上披露甚少。
不過,至少有一個信息,明確的傳達了出來。就在這次的大會上,美國的電子復興五年計劃,選出了第一批入圍扶持項目。
追蹤入圍項目詳情
然而,這些項目并沒有完整的公布出來。經(jīng)過一番努力,量子位終于在海量信息中,整理出一個較為完整的答案。
這些項目共分成三組,共計六個類別。
有兩類項目與設計相關:電子裝置的智能設計(IDEA),一流的開源硬件(POSH)。
IDEA
IDEA旨在創(chuàng)建一個“無需人工參與”(no human in the loop)的芯片布局規(guī)劃(layout)生成器,讓沒什么專業(yè)知識的用戶也能在一天內完成硬件設計。
而DARPA的愿景,是最終讓機器取代人類進行芯片設計。
這個領域最大的撥款(2410萬美元,約合1.65億元)給予Cadence公司David White領導的項目(還有英偉達等合作伙伴)。“這個計劃將為我們的模擬、數(shù)字、驗證、封裝和PCB EDA技術奠定基礎”,Cadence公司表示。
PCB EDA指的是印刷電路的自動化設計。
據(jù)Cadence高級副總裁Tom Beckley介紹,他們的EDA平臺Virtuoso已經(jīng)包含機器學習技術,有大約30位工程師正從事這方面研究,而IDEA的支持能讓更多機器學習工程師加入其中。
IDEA的全部入圍名單如下:
以上。項目詳情DARPA沒有公布。不過也有一些信息具備參考價值。
去年的EDPS 2017(電子設計過程研討會)上,David White講述了Cadence旗下Virtuoso平臺的相關進展。他主要提及了EDA領域面臨的現(xiàn)狀,以及如何使用機器學習技術進行芯片設計等等相關情況。
David White的PPT傳送門在此:http://edpsieee.ieeesiliconvalley.org/EDP2017/Papers/4_David_White.pdf
這個方向也和DARPA的需求一致。
此外,前面提過英偉達也參與了這個項目。據(jù)透露,英偉達正在開發(fā)中的最新技術,也將用于這個研究之中。英偉達的研究,其實是在DARPA“更快速實現(xiàn)電路設計”(CRAFT)計劃之中。
POSH
POSH旨在將開源的文化和能力,帶入硬件設計領域。官方解釋說:“為了讓定制化、高性能的SoC系統(tǒng)更加普及,POSH計劃需求開發(fā)可持續(xù)的開源IP生態(tài),以及相應的驗證工具。”
DARPA希望在POSH計劃的支持下,能夠創(chuàng)建一個經(jīng)過驗證的基礎架構,每一個新的設計無需從零開始,而且要為基于開源檢查的用戶提供更深層次保證。
簡單講就是一句話,用開源的方式,實現(xiàn)超復雜SoC的低成本設計。
POSH的獲資助入圍名單如下:
通過上述列表可見,來自桑迪亞國家實驗室的Eric Keiter,獲得了最多的資金支持(690萬美元,4715萬元人民幣)。
Eric Keiter幾年前領銜研發(fā)了Xyce,這是一個開源的SPICE(仿真電路模擬器)引擎。Xyce能夠通過大規(guī)模并行計算平臺,解決特大電路問題,能在常見的桌面平臺和Unix等平臺上運行。
除了模擬電子仿真之外,Xyce還可用于研究其他網(wǎng)絡系統(tǒng),例如神經(jīng)網(wǎng)絡和電網(wǎng)等等。當然Xyce是開源的,傳送門在此:
與架構相關也是兩個計劃:軟件定義的硬件(SDH)和特定域片上系統(tǒng)(DSSoC)。
SDH
這個計劃的目標,是構建運行時可基于所處理數(shù)據(jù)實時重新配置的軟件和硬件。
DARPA對這種軟件+硬件的期望不低,是要在數(shù)據(jù)密集型算法上,性能媲美ASIC,又不能犧牲多功能性和可編程性。
當然,更不能像ASIC那樣,為每一種應用開發(fā)專門的電路。
DARPA想借這個計劃,讓美國國防部廣泛使用機器學習和里AI來實現(xiàn)預測性后勤工作,支持決策、情報、監(jiān)控和偵查等功能。
這一領域的資金,最大一筆2270萬美元(約合人民幣1.55億元)撥給了英偉達。英偉達說,他們計劃在項目期間通過硬件和軟件原型來展示創(chuàng)新的技術。
△ Stephen Keckler
合同為期4年,團隊由分管架構研究的英偉達副總裁Stephen Keckler負責,成員除了英偉達員工之外,還有來自MIT、伊利諾伊大學香檳分校(UIUC)加州大學戴維斯分校的研究者們。
Keckler也是德克薩斯奧斯汀大學教授,他的研究領域包括并行計算架構、高性能計算、高能效架構、嵌入式計算等等。
關于英偉達具體要怎樣造出性能媲美ASIC又多功能、可編程的芯片,并沒有太多的介紹。不過這個項目的成果,受益者不止DARPA一家。
Keckler說:“通過這個ERI項目開發(fā)的技術,會對電子計算設備的未來,和英偉達的未來產品有潛在影響。”
入選SDH的有9個團隊:
DSSoC
這個計劃的總體目標,是開發(fā)一個可編程框架,用來快速開發(fā)多用途的片上系統(tǒng)(SoC)。這個框架,要讓SoC設計者更容易針對特定領域的問題,將通用處理器、專用處理器、硬件加速器、內存、輸入/輸出(I/O)等內核結合、搭配起來。
DARPA說,這一領域的團隊會從軟件定義的無線電入手進行探索,幫國防部構建靈活、適應性強、可管理、能對抗復雜信號環(huán)境的無線電系統(tǒng)。
DSSoC最高的一筆資金是1740萬美元(約合人民幣1.19億元),撥給了亞利桑那州立大學副教授Daniel Bliss。
△ Daniel Bliss
在這個項目中,Bliss負責的部分叫做專注于領域的高級軟件重新配置異構(Domain-Focused Advanced Software-Reconfiguration Heterogeneous,DASH)。
亞利桑那州立大學介紹說,這個項目,與Bliss在學校里負責的無線信息系統(tǒng)和計算架構(WISCA)實驗室有著一致的目標,都是構建一個新框架,來推進高性能、嵌入式、異構的下一代處理器的開發(fā)。
團隊里除了亞利桑那州立大學的成員之外,還有卡耐基梅隆大學(CMU)、密歇根大學的學者,他們還會和ARM、EpiSys Sciences、通用動力等公司合作。
Bliss說,他們會理解如何構造這種新型芯片,開發(fā)出構造這類芯片的工具,還會提供為這類芯片編程讓它運行多種應用的軟件和分析工具,包括在芯片內實時運行的工具。
另外,他們還計劃在芯片中嵌入機器學習功能,讓芯片能自己學習。
緊隨其后的是一筆1470萬美元的資金,撥給了IBM,由沃森研究中心的Pradip Bose負責。
DSSoC全部入選項目如下:
在材料和集成領域,也有兩個計劃:單片三維片上系統(tǒng)(3DSoC);新計算所需基礎(FRANC)。
3DSoC
所謂3DSoC,就是在CMOS基礎上增加多層互連電路,來實現(xiàn)50倍的功率計算時間提升以及降低功耗。
這個計劃入圍的團隊最少,只有兩個。
去年7月,Max Shulaker團隊在Nature上發(fā)表文章,提出變革性的納米系統(tǒng)新理念,把計算和數(shù)據(jù)存儲垂直集成在一個芯片之上。
與傳統(tǒng)集成電路結構不同,這種分層式制備實現(xiàn)了在層間計算、數(shù)據(jù)存儲、輸入和輸出(如傳感)等功能結構。可以在一秒內捕捉大量數(shù)據(jù),并在單一芯片上直接存儲,原位實現(xiàn)數(shù)據(jù)獲得與信息的快速處理。
這個研究的題目是Three-dimensional integration of nanotechnologies for computing and data storage on a single chip,傳送門在此:
https://www.nature.com/articles/nature22994
更早之前,Max Shulaker團隊還研發(fā)出全球首臺碳納米晶體管計算機。
FRANC
FRANC專注于在存儲器中使用新的非易失性設備。這個計劃尋求利用新的材料和器件,帶來10倍的性能提升。
DARPA認為這些新進步,能夠讓以內存為中心的計算架構,克服當前馮·諾依曼架構中出現(xiàn)的內存瓶頸。
“現(xiàn)在架構中,移動數(shù)據(jù)的時間,比處理的時間還長”,DARPA還通過LSTM、ResNet-152、Alex Net等案例說明這個問題。
共有6個項目入選FRANC:
獲得最多資金支持的項目,負責人是UIUC的Naresh Shanbhag教授。在他自己的主頁上,公布了一些最新的研究。
傳送門在此:
http://shanbhag.ece.illinois.edu/papers.html
美國電子復興計劃
上面反復提到的美國“電子復興計劃”(Electronics Resurgence Initiative,ERI)到底是什么?
這是從2017年6月1日開始,DARPA下的一盤大棋。DARPA期望通過此次計劃,應對微電子技術領域面臨的工程技術和經(jīng)濟成本方面的挑戰(zhàn)。
DARPA為此下了大手筆,預計未來五年投入15億美元。而下注的不只DARPA,據(jù)外媒EETimes報道,美國國會近期也增加了對電子復興計劃的投入,每年最多注資1.5億美元。
據(jù)DARPA官方資料顯示,在2018財年,將有2.16億美元里資金流入電子復興計劃。
重金資助的背后,是美國對電子行業(yè)形勢深深的焦慮。
半個多世紀以來,美國在半導體領域一直處于領先地位,也成為美國經(jīng)濟走在世界前列的保障。高速發(fā)展后的今天,當摩爾定律開始不那么奏效,美國開始陷入長期發(fā)展的阻礙。此時再不發(fā)力,怕是將優(yōu)勢全無。
在接受外媒IEEE Spectrum采訪時,美國電子復興計劃的負責人Bill Chappell表示目前是一個獨特的時間點。
“想尋求物理突破開始變得越來越難了,這是種潛在的趨勢,可以用整個系統(tǒng)的成本來表示。當前,無論是設計、制造還是在系統(tǒng)芯片上編寫軟件都變得越來越昂貴,需要更大的設計團隊來管理底層的復雜性。”Chappell說。
讓Chappell焦心的除了內憂,還有外患。而這個“外患”,就包括中國。
在2018年的國防戰(zhàn)略中,五角大樓將北京定義為其向前發(fā)展的兩大強國競爭者之一。中國增加對微電子的投資開始讓五角大樓心慌,它開始擔心中國是否可能在使用中國芯片的美國軍事系統(tǒng)中隱藏惡意應用程序或代碼。
Chappell表示,中國的大部分投資都是用于制造設施,而非在基礎研究上的探索。可能也是受此影響,和之前DARPA與大學基礎電子研究項目“聯(lián)合大學微電子項目”(JUMP)相比,電子復興計劃也開始更注重與產業(yè)的結合。
DARPA表示,新項目與JUMP計劃相結合會產生巨大的能量,為下一階段的創(chuàng)新提供基礎,并在2025到2030年內為美國提供重要的電子技術能力。
— 完 —
問耕 夏乙 安妮 發(fā)自 凹非寺
量子位 出品 | 公眾號 QbitAI
1、本文只代表作者個人觀點,不代表本站觀點,僅供大家學習參考;
2、本站屬于非營利性網(wǎng)站,如涉及版權和名譽問題,請及時與本站聯(lián)系,我們將及時做相應處理;
3、歡迎各位網(wǎng)友光臨閱覽,文明上網(wǎng),依法守規(guī),IP可查。
作者 相關信息
內容 相關信息
美國下注15億美元重點搞芯片!電子復興5年計劃首批入圍項目曝光
2018-07-31劉楓:瑟瑟秋風今又是——馬賓方案的擱置與中國芯片被韓國徹底反超
2018-07-31? 昆侖專題 ?
? 十九大報告深度談 ?
? 新征程 新任務 新前景 ?
? 習近平治國理政 理論與實踐 ?
? 我為中國夢獻一策 ?
? 國資國企改革 ?
? 雄安新區(qū)建設 ?
? 黨要管黨 從嚴治黨 ?
? 社會調查 ?
圖片新聞